從容應對復雜的百萬門級的設計,達到時序收斂
設計工程師在芯片設計過程中一定會遇到設計更改。在傳統流程中,一旦RTL,時序和物理約束付諸實施,要想再對邏輯層次,預布局,物理模塊的尺寸和形狀,管腳的位置等等做些修改,必須要付出大量的手工工作。對于65nm及以下工藝的SOC設計來說,設計者需要一個自動的預布局方法,能夠應對層次化設計中預布局的各個方面,減少費時費力的手工工作,預防出現新的錯誤---尤其是針對設計后期的設計更改—從而保證設計收斂。
Hydra是一款可自動交互的平面布局規劃以及層次化