時序收斂一直是設(shè)計流程中備受關(guān)注的一個階段。時序收斂流程能多快完成可能決定著芯片是否能把握住關(guān)鍵的上市時機(jī)。為取得高良率的可正常工作的芯片,設(shè)計師必須對各種可能的時序情景加以分析,而在領(lǐng)先的工藝上時序情景的數(shù)量呈指數(shù)級增長,成為設(shè)計師們所面臨著的重大時序收斂挑戰(zhàn)之一。