您現(xiàn)在的位置>>白皮書 > EDA/其他 > CADENCE C-TO-SILICON COMPILER高層次綜合(中文)
CADENCE C-TO-SILICON COMPILER高層次綜合(中文)
Cadence C-to-Silicon Compiler會從定時與非定時的C/C++/SystemC算法描述為數(shù)據(jù)路徑與控制功能性電路自動生成可綜合的RTL。讓得到的代碼質(zhì)量達到或超過手工編寫的RTL設(shè)計的90%，同時讓工程師投入的精力減少達90%，C-to-Silicon Compiler成為RTL代碼生成的設(shè)計復(fù)雜性與效率之間銜接的橋梁。
下載說明
- 發(fā)布公司：Cadence
- 文件大?。?56.95 Kb
- 更新時間：2010-09-06 18:27:12
- 官網(wǎng)：www.cadence.com
-
EEWorld感謝您的關(guān)注!
-
?
- 相關(guān)下載
最新白皮書
熱門廠商
提供高準(zhǔn)確度的用于產(chǎn)品測試、過程監(jiān)控、等解決方案
提供高準(zhǔn)確度的用于產(chǎn)品測試、過程監(jiān)控、等解決方案