![]() |
內(nèi)容簡介在實現(xiàn)復(fù)雜信號處理算法時,F(xiàn)PGA硬件數(shù)字信號處理(DSP)體系結(jié)構(gòu)發(fā)揮了很大的作用。Altera Stratix?V FPGA 具有精度可調(diào)DSP模塊體系結(jié)構(gòu),是能夠有效支持包括浮點實現(xiàn)等多種不同精度級的唯一可編程器件。采用64位級聯(lián)總線和累加器,設(shè)計人員不用犧牲精度就可以實現(xiàn)需要多個DSP模塊的算法。這一獨特的體系結(jié)構(gòu)提高了系統(tǒng)性能,降低了功耗,減小了系統(tǒng)算法設(shè)計人員在體系結(jié)構(gòu)上的限制。 下載說明 |
|
發(fā)布公司:Altera 更新時間:2010-05-31 |
文件大小:831.8 Kb 下載次數(shù): 116 |