library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

entity XTKZQ is

port(

    rst,clk        :    in        std_logic;    --時鐘和復位信號，復位信號由AVR初始化手動給出

    --avr 讀寫相關信號線

    ale,rd,wr    :    in         std_logic;    --地址鎖存、讀、寫信號

    ad            :    inout    std_logic_vector(7 downto 0);    --地址數據復用信號線

    --LED指示燈

    led1,led2    :    out        std_logic;

    --pwm

    pwm1,pwm2,pwm3,pwm4,pwm5,pwm6    :    out        std_logic;

    --ad8364信號線

    adc_d:                          in    std_logic_vector(15 downto 0);

    adc_a0,adc_a1,adc_a2:              out   std_logic;

    adc_reset:                       out   std_logic;

    adc_cs:                          out   std_logic;

    adc_wr:                          out   std_logic;

    adc_rd:                          out   std_logic;

    adc_holda,adc_holdb,adc_holdc:    out    std_logic;

    adc_eoc:                         in    std_logic; 

    adcclk_out:                         out   std_logic;

    --放大增益控制，此處每一路AD設置了兩級放大增益

    sw11:        out        std_logic;--控制模擬開關，調節放大增益

    sw12:        out        std_logic;

    sw21:        out        std_logic;

    sw22:        out        std_logic;

    sw31:        out        std_logic;

    sw32:        out        std_logic;

    sw41:        out        std_logic;

    sw42:        out        std_logic;

    sw51:        out        std_logic;

    sw52:        out        std_logic;

    sw61:        out        std_logic;

    sw62:        out        std_logic

    );

end XTKZQ;

architecture art of  XTKZQ is

------------------------------------------------全局信號定義-------------------------------------------------------------------    

--avr訪問操作相關信號

signal adr            :   std_logic_vector(7 downto 0);  --地址寄存器

signal data_buf        :   std_logic_vector(7 downto 0);

signal data_outctl    :     std_logic;

--pwm控制部分有三組變量，第一組是由avr寫入，控制相應的占空比，這個是供調試使用

--第二組是自動pid控制使用的

--第三組是pwm計數使用的，根據pid_sw開關的設置決定讀入第一組還是第二組的值

--pwm部分相關寄存器定義 寄存器暫時定義為8位

signal pwmfreq_reg    :    std_logic_vector(7 downto 0);

signal pwmocr1_reg    :    std_logic_vector(7 downto 0);

signal pwmocr2_reg    :    std_logic_vector(7 downto 0);

signal pwmocr3_reg    :    std_logic_vector(7 downto 0);

signal pwmocr4_reg    :    std_logic_vector(7 downto 0);

signal pwmocr5_reg    :    std_logic_vector(7 downto 0);

signal pwmocr6_reg    :    std_logic_vector(7 downto 0);

--pwm部分PID調節中用到的相關變量

signal pwmfreq_pid    :    std_logic_vector(7 downto 0);

signal pwmocr1_pid    :    std_logic_vector(7 downto 0);

signal pwmocr2_pid    :    std_logic_vector(7 downto 0);

signal pwmocr3_pid    :    std_logic_vector(7 downto 0);

signal pwmocr4_pid    :    std_logic_vector(7 downto 0);

signal pwmocr5_pid    :    std_logic_vector(7 downto 0);

signal pwmocr6_pid    :    std_logic_vector(7 downto 0);

--PWM計數用到的相關變量，這里定義為8位

signal pwm_cnt        :    std_logic_vector(7 downto 0);

signal pwmfreq        :    std_logic_vector(7 downto 0);

signal pwmocr1        :    std_logic_vector(7 downto 0);

signal pwmocr2        :    std_logic_vector(7 downto 0);

signal pwmocr3        :    std_logic_vector(7 downto 0);

signal pwmocr4        :    std_logic_vector(7 downto 0);

signal pwmocr5        :    std_logic_vector(7 downto 0);

signal pwmocr6        :    std_logic_vector(7 downto 0);

--自動閉環控制相關寄存器定義

signal pid_sw        :    std_logic_vector(7 downto 0); --閉環控制開關，此寄存器為0x01時開啟自動閉環控制

--六個AD寄存器位，用于存放設定的AD值

signal adcset1h_reg,adcset1l_reg,adcset2h_reg,adcset2l_reg        :    std_logic_vector(7 downto 0);

signal adcset3h_reg,adcset3l_reg,adcset4h_reg,adcset4l_reg        :    std_logic_vector(7 downto 0);

signal adcset5h_reg,adcset5l_reg,adcset6h_reg,adcset6l_reg        :    std_logic_vector(7 downto 0);

--時鐘分頻相關變量

signal clkcnt        :    std_logic_vector(16 downto 0);

signal adc_clk        :    std_logic;    --adc時鐘信號

signal pwm_clk        :    std_logic;    --pwm時鐘信號

signal pid_clk        :    std_logic;    --pid時鐘信號，用于調節pid的反應速度

--led指示相關變量

signal led_clk        :    std_logic;    --led時鐘信

signal led1_cnt        :    std_logic_vector(7 downto 0);

signal led2_cnt        :     std_logic_vector(7 downto 0);

signal led1s        :    std_logic;

signal led2s        :    std_logic;

--ads8364信號

signal adcdata1h_reg,adcdata1l_reg,adcdata2h_reg,adcdata2l_reg    :    std_logic_vector(7 downto 0);

signal adcdata3h_reg,adcdata3l_reg,adcdata4h_reg,adcdata4l_reg    :    std_logic_vector(7 downto 0);

signal adcdata5h_reg,adcdata5l_reg,adcdata6h_reg,adcdata6l_reg    :    std_logic_vector(7 downto 0);

signal adc_data_buf :    std_logic_vector(15 downto 0);

--定義讀取過程的各個狀態

--13位控制分別為 hold adc_a rd 狀態機狀態5位     hhhabcr

---------------------------------------------------98365

constant st0    :std_logic_vector(11 downto 0):="000000100000";--啟動轉換

constant st1    :std_logic_vector(11 downto 0):="111000100001";--進入17個周期等待轉換結束，不檢測EOC

constant st2    :std_logic_vector(11 downto 0):="111000100010";

constant st3    :std_logic_vector(11 downto 0):="111000100011";

constant st4    :std_logic_vector(11 downto 0):="111000100100";

constant st5    :std_logic_vector(11 downto 0):="111000100101";

constant st6    :std_logic_vector(11 downto 0):="111000100110";

constant st7    :std_logic_vector(11 downto 0):="111000100111";

constant st8    :std_logic_vector(11 downto 0):="111000101000";

constant st9    :std_logic_vector(11 downto 0):="111000101001";

constant st10    :std_logic_vector(11 downto 0):="111000101010";

constant st11    :std_logic_vector(11 downto 0):="111000101011";

constant st12    :std_logic_vector(11 downto 0):="111000101100";

constant st13    :std_logic_vector(11 downto 0):="111000101101";

constant st14    :std_logic_vector(11 downto 0):="111000101110";

constant st15    :std_logic_vector(11 downto 0):="111000101111";

constant st16    :std_logic_vector(11 downto 0):="111000110000";

constant st17    :std_logic_vector(11 downto 0):="111000110001";

constant st18    :std_logic_vector(11 downto 0):="111000110010";

constant st19    :std_logic_vector(11 downto 0):="111000010011";--讀ch1數據

constant st20    :std_logic_vector(11 downto 0):="111001110100";

constant st21    :std_logic_vector(11 downto 0):="111001010101";--讀ch2數據

constant st22    :std_logic_vector(11 downto 0):="111010110110";

constant st23    :std_logic_vector(11 downto 0):="111010010111";--讀ch3數據

constant st24    :std_logic_vector(11 downto 0):="111011111000";

constant st25    :std_logic_vector(11 downto 0):="111011011001";--讀ch4數據

constant st26    :std_logic_vector(11 downto 0):="111100111010";

constant st27    :std_logic_vector(11 downto 0):="111100011011";--讀ch5數據

constant st28    :std_logic_vector(11 downto 0):="111101111100";

constant st29    :std_logic_vector(11 downto 0):="111101011101";--讀ch6數據