娇小w搡bbbb搡bbb,《第一次の人妻》,中国成熟妇女毛茸茸,边啃奶头边躁狠狠躁视频免费观看

Cadence 率先推出 eUSB2V2 IP 解決方案,助力打造高速連接新范式

發(fā)布者:EE小廣播最新更新時間:2025-04-15 來源: EEWORLD關鍵字:Cadence  IP  連接  流片  SoC 手機看文章 掃描二維碼
隨時隨地手機看文章

image.png

為了提供更好的用戶體驗,包括高質(zhì)量的視頻傳輸、更新的筆記本電腦(例如最新的 AI PC)和其他前沿設備,都需要 5 納米及以下的先進節(jié)點 SoC,以達成出色的功耗、性能和面積(PPA)目標。然而,隨著技術(shù)發(fā)展到 5 納米以下的工藝節(jié)點,SoC 供應商面臨各種挑戰(zhàn),例如平衡低功耗和低工作電壓(通常低于 1.2V)的需求。與此同時,市場也需要高分辨率相機、更快的幀率和 AI 驅(qū)動的計算,這就要求接口具有更高的數(shù)據(jù)傳輸速率和更強的抗電磁干擾(EMI)能力。

 

隨著這些性能要求變得越來越復雜,市場亟需創(chuàng)新的解決方案來彌合高效節(jié)能和高級功能之間的差距。在此背景下,Cadence 在業(yè)內(nèi)率先推出 eUSB2V2 IP,此 IP 基于先進的臺積公司 N3P 工藝,符合最新的嵌入式 USB2 版本 2 標準,可以為筆記本電腦、AI 視頻設備和先進的圖像信號處理器(ISP)系統(tǒng)提供前所未有的功能,改變了計算設備。

 

首個采用臺積公司 N3P 技術(shù)的完整 eUSB2V2 IP 解決方案完成流片


eUSB2V2 是 2024 年 9 月發(fā)布的新型 USB 標準,標志著現(xiàn)代計算系統(tǒng) USB 接口發(fā)展的重大技術(shù)飛躍。Cadence 是率先在臺積公司 N3P 工藝上完成全面的 eUSB2V2 接口解決方案流片的公司,該解決方案包括 PHY IP 和控制器 IP,非常適合高級 CPU 和 AI 驅(qū)動的應用。該解決方案成為連接傳統(tǒng) USB 2.0 和現(xiàn)代系統(tǒng)的橋梁,可確保無縫兼容。

 

雖然 USB 2.0 的 480Mbps 數(shù)據(jù)速率足以滿足早期筆記本電腦的需求,但現(xiàn)代系統(tǒng)需要更高的帶寬來處理高分辨率相機、AI 計算和實時數(shù)據(jù)處理。eUSB2V2 可擴展到 4.8Gbps,速度提升十倍。這可以支持 4K 視頻的無縫傳輸,實現(xiàn)更流暢的增強現(xiàn)實(AR)應用,也可在消費電子和企業(yè)設備中發(fā)揮 AI 集成的無限潛力。

 

“憑借在業(yè)內(nèi)率先采用臺積公司 N3P 技術(shù)的 eUSB2V2 IP 解決方案,我們可以在簡化系統(tǒng)設計的同時,解決低電壓運行和高數(shù)據(jù)速率要求的綜合挑戰(zhàn)”,Cadence 芯片解決方案事業(yè)部協(xié)議 IP 高級產(chǎn)品總監(jiān) Arif Khan 說道,“這個流片里程碑證明了我們提供領先 IP 技術(shù)、助力客戶創(chuàng)造優(yōu)秀創(chuàng)新產(chǎn)品的決心。”

 

面向各種應用的前沿功能


Cadence 的 eUSB2V2 IP 解決方案為計算、物聯(lián)網(wǎng)和無線通信行業(yè)帶來了更高的性能、靈活性和能效。這些解決方案具有可擴展的鏈路配置、低功耗和卓越的 EMI 降噪等功能,可為支持 AI 的物聯(lián)網(wǎng)設備、4K 攝像系統(tǒng)和 5G 無線模塊等應用提供緊湊的設計,從而實現(xiàn)峰值性能。

 

臺積公司 N3P 工藝的先進 PHY IP 可提供高達 4.8Gbps 的非對稱鏈路模式,或 960Mbps 到 4.8Gbps 的對稱配置,允許設計人員針對特定用例進行優(yōu)化。eUSB2V2 IP 完全符合 eUSB2V2 和 UTMI 2.0 標準,支持低功耗狀態(tài)、可擴展的數(shù)據(jù)速率以及主機或外設的靈活性,是尖端筆記本電腦、AI 驅(qū)動的視頻處理和新一代通信系統(tǒng)的理想選擇。

 

臺積公司北美子公司生態(tài)系統(tǒng)和聯(lián)盟管理部資深總監(jiān) Lluis Paris 表示:“此合作伙伴關系體現(xiàn)了我們共同致力于預測科技需求,并提供領先的解決方案以推動產(chǎn)業(yè)創(chuàng)新。我們與 Cadence 等 OIP 開放創(chuàng)新平臺伙伴持續(xù)合作,確保最新的設計解決方案充分利用我們先端制程技術(shù)的高性能和高效能優(yōu)勢”。

 

eUSB2V2 改善 USB 設計


針對現(xiàn)代計算面臨的挑戰(zhàn),Cadence 全面的 IP 生態(tài)系統(tǒng)提供了強大的解決方案,工程師、設計人員和制造商必將從中受益。憑借更高的數(shù)據(jù)速率、更低的工作電壓及更高的靈活性,采用臺積公司 N3P 技術(shù)的 Cadence eUSB2V2 IP 解決方案流片不僅實現(xiàn)了 USB 接口的進化,也代表著行業(yè)的重大飛躍。出于對 Cadence eUSB2V2 IP 解決方案的認可,某重要客戶和早期用戶已經(jīng)為他們的新一代計算設備 SoC 購買了此 IP。

 

想了解 eUSB2V2 PHY 和控制器如何改變您的下一次設計?更多信息,請前往 Cadence 解決方案與相關功能介紹頁面:USB、eUSB2V2 PHY 和 eUSB2V2 控制器。

 

其他相關資源,您可閱讀以下文章:引入高帶寬嵌入式 USB2V2(eUSB2V2)標準和 具有 4.8Gbps 速率的 eUSB2 版本 2 及其用例:全面概述。


關鍵字:Cadence  IP  連接  流片  SoC 引用地址:Cadence 率先推出 eUSB2V2 IP 解決方案,助力打造高速連接新范式

上一篇:凌華智能全球首發(fā)Intel?Core? Ultra COM-HPC Mini模塊:95mm×70mm小尺寸迸發(fā)強悍算力
下一篇:最后一頁

推薦閱讀最新更新時間:2025-04-15 20:50

化繁為簡,IP-XACT構(gòu)建自定義SoC組裝平臺
翻譯自——Semiwiki,Bernard Murphy 我已經(jīng)斷斷續(xù)續(xù)和Chouki Aktouf (CEO)和Bastien Gratreaux(市場營銷)談了關于Defacto已有好幾年了。我想知道為什么他們不會像我們一樣遇到同樣的問題。腳本驅(qū)動的RTL編輯,設計重組,真正的問題,這只需要很少的解決方案。最近我和Chouki進行了一次熱烈的討論,現(xiàn)在我相信我明白了。 為了解釋清楚,我需要倒退幾步。首先,自動化SoC裝配和相關功能現(xiàn)在非常普遍。這個過程中有很多是非常機械的——放入ip進行頂級連接,通過腳本和一堆電子表格很容易實現(xiàn)自動化。如果它不是純粹的記賬,那么它可以很好地用于進一步的腳本驅(qū)動的附加功能,比如通過寄存器
[半導體設計/制造]
化繁為簡,<font color='red'>IP</font>-XACT構(gòu)建自定義<font color='red'>SoC</font>組裝平臺
Molex莫仕緊湊型Squba密封線對線連接器獲得IP68防護等級認證
Molex莫仕緊湊型Squba密封線對線連接器獲得IP68防護等級認證,可增強極端惡劣環(huán)境中連接的強健性 ? 這款經(jīng)認證的小型連接器可在1.5米(近5英尺)深的水中持續(xù)30分鐘抵御水的侵蝕 ? 專利設計可在空間受限的應用場合提供可靠的電源連接 ? 行業(yè)領先的性能提供前所未有的設計自由度和靈活性 ? 2022年冬季奧運會加強了人們對耐久性供電連接裝置的需求 伊利諾伊州萊爾 - 2022年2月14日 -作為全球電子產(chǎn)品龍頭和連接領域創(chuàng)新企業(yè),Molex莫仕今天宣布,其Squba密封型線對線連接器已獲得令人渴望的IP68防護等級認證,符合防水、防塵、防污垢、防沙以及防止其它污染物的嚴格國際標準。在實現(xiàn)這一里
[電源管理]
Molex莫仕緊湊型Squba密封線對線<font color='red'>連接</font>器獲得<font color='red'>IP</font>68防護等級認證
消息稱谷歌Tensor G5芯片基于臺積電3nm制程,已成功進入流片階段
7 月 1 日消息,臺媒《工商時報》近日報道稱,預計用于谷歌明年旗艦智能手機的 Tensor G5 芯片將基于臺積電 3nm 制程,已成功進入流片階段。 ▲ 谷歌 Tensor SoC 流片是芯片正式量產(chǎn)前的關鍵階段,用小規(guī)模的芯片試產(chǎn)檢驗芯片設計是否正確。對于首次完全自研手機 SoC 的谷歌而言,如果順利通過流片,那離 Tensor G5 的成功就近了一大步。 Tensor G5 的全自研,將意味著谷歌可完成對 Pixel 設備從芯片到設備整機再到操作系統(tǒng)乃至應用程序的全方位掌控,有助于實現(xiàn)更深度的軟硬件整合。 最終,谷歌能更快將 AI 應用部署在自家設備上,打造差異化產(chǎn)品,從而在競爭激烈的智能手機市場中脫穎而出。 ▲
[手機便攜]
是德科技使用數(shù)字孿生信令實現(xiàn)先進的半導體流片原型設計
? 測試平臺提供獨特的實時開發(fā)環(huán)境,可降低與硅基芯片原型設計和驗證相關的風險、成本和時間 ? 與是德科技完整的全速數(shù)字孿生信號庫高度集成,可在流片前進行完整的系統(tǒng)驗證 ? 支持6G等新興高速通信技術(shù)的開發(fā)應用 是德科技(Keysight Technologies, Inc.)發(fā)布一個全新的通用信號處理構(gòu)架(USPA)建模平臺 ,助力半導體公司能夠在實時開發(fā)環(huán)境中,利用完全兼容的、基于標準的數(shù)字孿生信號進行完整的芯片原型設計、驗證和預流片。 流片是芯片設計過程的最后一步,也是一個成本越來越昂貴的過程,幾乎沒有給設計失敗留下任何空間。如果初始設計在流片后被證明是失敗的,則芯片制造商必須重新開始新的“重新設計”,這可能
[半導體設計/制造]
是德科技使用數(shù)字孿生信令實現(xiàn)先進的半導體<font color='red'>流片</font>原型設計
福建莆田發(fā)布設備最高補助500萬元、流片最高補助200萬元
集微網(wǎng)消息(文/春夏)近日,福建省莆田市經(jīng)信委發(fā)布《莆田市人民政府關于降低企業(yè)成本促進民營經(jīng)濟健康發(fā)展若干措施的通知》(以下簡稱“通知”)。 該通知指出,要支持新興產(chǎn)業(yè)發(fā)展,加大招商引資力度,大力發(fā)展電子信息產(chǎn)業(yè)和軟件和信息服務業(yè)。 在電子信息產(chǎn)業(yè)方面,將通過設立電子信息產(chǎn)業(yè)基金,專項用于電子信息重大項目招商投資。加大對實施新型顯示、6英寸及以上集成電路、光伏太陽能電池、智能終端等技術(shù)改造的企業(yè)支持力度,按照設備投資額的10%,給予企業(yè)最高500萬元補助。支持莆田市電子信息企業(yè)對接六類500強或行業(yè)內(nèi)知名企業(yè)開展產(chǎn)品配套,對首次訂單超過500萬元的,給予一次性50萬元獎勵。對集成電路制造企業(yè),按其客戶首次流片費用30%
[手機便攜]
Cadence 加強其 Tensilica Vision 和 AI 軟件合作,為汽車、移動、消費和物聯(lián)網(wǎng)應用提供支持
Cadence 加強其 Tensilica Vision 和 AI 軟件合作伙伴生態(tài),為先進的汽車、移動、消費和物聯(lián)網(wǎng)應用提供更好的支持 新加入的生態(tài)系統(tǒng)成員包括 Kudan 和 Visionary.ai,有助于快速部署高性能、高能效的基于 SLAM 和 AI ISP 的解決方案 中國上海,2023 年 4 月 12 日 —— 楷登電子(美國 Cadence 公司)今日宣布歡迎 Kudan 和 Visionary.ai 加入 Tensilica 軟件合作伙伴生態(tài)系統(tǒng),他們將為 Cadence? Tensilica? Vision DSP 和 AI 平臺帶來業(yè)界領先的同步與地圖構(gòu)建 (SLAM)和 AI 圖像信號處理器(IS
[物聯(lián)網(wǎng)]
<font color='red'>Cadence</font> 加強其 Tensilica Vision 和 AI 軟件合作,為汽車、移動、消費和物聯(lián)網(wǎng)應用提供支持
專訪Cadence CEO:關于EDA的下一個挑戰(zhàn)和變化在哪里
編譯自Semiengineering。 Cadence 的新任 CEO 、Phil Kaufman獎的獲得者Anirudh Devgan 與Semiengineer記者,討論了EDA 的下一步發(fā)展、潛在的技術(shù)和業(yè)務挑戰(zhàn)和變化,以及正在展開的新市場布局,包括平面規(guī)劃、驗證、CFD 和高級封裝。 以下是訪談詳情: SE:EDA 需要改進的地方在哪里? Devgan:與五年前相比,我們已經(jīng)讓設計芯片變得更加容易,但我們還有更多工作要做。系統(tǒng)和芯片設計可以借助 3D-IC 和人工智能來輔助。同時,我們希望確保核心引擎始終針對最新的設計要求進行優(yōu)化。大型半導體和系統(tǒng)公司想要一流的工具,但他們也想要一個全面的流程。這種流程是
[半導體設計/制造]
臺積電7納米首發(fā) 與賽靈思、Arm、Cadence聯(lián)手打造CCIX芯片
臺積電與賽靈思(Xilinx)、安謀國際(Arm)、益華電腦(Cadence Design Systems)共同宣布聯(lián)手打造全球首款加速器專屬快取互連一致性測試芯片(Cache Coherent Interconnect for Accelerators, CCIX) ,是采用臺積電的7納米FinFET制程技術(shù),預計將于2018年量產(chǎn)。 CCIX是由于電力與空間的局限,資料中心各種加速應用的需求也持續(xù)攀升,像是大數(shù)據(jù)分析、搜尋、機器學習(Machine Learning)、無線4G/5G網(wǎng)路連線等,全程在記憶體內(nèi)運行的資料庫做處理、影像分析、網(wǎng)路處理等應用,都能透過加速器引擎受益,使資料在各系統(tǒng)元件間無縫移轉(zhuǎn)。 因此,無論資料存放
[半導體設計/制造]
小廣播
最新工業(yè)控制文章

 
EEWorld訂閱號

 
EEWorld服務號

 
汽車開發(fā)圈

 
機器人開發(fā)圈

電子工程世界版權(quán)所有 京ICP證060456號 京ICP備10001474號-1 電信業(yè)務審批[2006]字第258號函 京公網(wǎng)安備 11010802033920號 Copyright ? 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
主站蜘蛛池模板: 梧州市| 镇沅| 彰化县| 托克逊县| 瓮安县| 上饶县| 丹阳市| 铅山县| 怀仁县| 石泉县| 宜阳县| 湖州市| 栾城县| 朔州市| 湄潭县| 西林县| 榆树市| 曲阜市| 华容县| 同心县| 棋牌| 宣城市| 错那县| 台东县| 柏乡县| 柘城县| 蓬莱市| 高碑店市| 济源市| 盐亭县| 冷水江市| 建水县| 石屏县| 吴忠市| 凤山县| 文安县| 扎兰屯市| 涟源市| 衡南县| 北海市| 图木舒克市|