設(shè)計(jì)背景： 

    DDS（Direct Digital Synthesizer）直接數(shù)字式頻率合成器，是一種新型頻率合成技術(shù)，具有低成本、低功耗、高分辨率、相對帶寬大和頻率轉(zhuǎn)換時(shí)間短等優(yōu)點(diǎn)。較容易實(shí)現(xiàn)頻率、相位以及幅度的數(shù)控調(diào)制，廣泛應(yīng)用在電信與電子儀器和通信領(lǐng)域。波形發(fā)生器是一種數(shù)據(jù)信號發(fā)生器，在調(diào)試硬件時(shí)，常常需要加入一些信號，以觀察電路工作是否正常。加入的信號有：正弦波、三角波、方波和任意波形等。

設(shè)計(jì)原理: 

    相位(phase)是對于一個波，特定的時(shí)刻在它循環(huán)周期中的位置：一種它是否在波峰、波谷或它們之間的某點(diǎn)的標(biāo)度。相位描述信號波形變化的度量，通常以度 （角度）作為單位，也稱作相角。 當(dāng)信號波形以周期的方式變化，波形循環(huán)一周即為360°。那么相位可調(diào)也可以簡單的理解為：改變初始相位。

    頻率，是單位時(shí)間內(nèi)完成周期性變化的次數(shù)，是描述周期運(yùn)動頻繁程度的量，常用符號f或ν表示，單位為秒分之一，符號為s-1。頻率可調(diào)也就是改變單位時(shí)間內(nèi)完成周期性變化的次數(shù)。

    本設(shè)計(jì)采用DDS技術(shù)設(shè)計(jì)相位頻率可調(diào)的波形發(fā)生器，已經(jīng)知道了相位和頻率可調(diào)分別代表什么，那么接下來就要知道怎樣依靠DDS技術(shù)實(shí)現(xiàn)波形發(fā)生器，并且相位和頻率可以調(diào)控。DDS的基本結(jié)構(gòu)如下圖所示：

    根據(jù)上圖可以看出：DDS主要由相位累加器、波形數(shù)據(jù)表（ROM）、D/A轉(zhuǎn)換器構(gòu)成，本設(shè)計(jì)暫時(shí)不涉及D/A轉(zhuǎn)換部分。相位累加器位寬為N，波形數(shù)據(jù)表的大小為2^P,累加器的高P位則用于尋址波形數(shù)據(jù)表，即ROM，從ROM中輸出的數(shù)據(jù)則是產(chǎn)生的波形。如果累加器在系統(tǒng)時(shí)鐘（CLOCK）的作用下，以步進(jìn)為M累加直至溢出，則M為頻率控制字（即圖中的FWORD），相位控制字（PWORD）則作為累加器的輸入初始值。這里的累加器，也可以理解為ROM的地址發(fā)生器。

    上段所述我們可具體理解為：改變地址的初值（PWORD）就可以改變初始的相位，由于我們設(shè)計(jì)中，ROM的數(shù)據(jù)為256，所以PWORD 的值在0~255之間，PWORD= 256*（初始相位/360度）。

    我們設(shè)計(jì)的系統(tǒng)時(shí)鐘（CLOCK）為50MHz，周期為20ns,而正弦波被分成了256個點(diǎn)，波形發(fā)生器的頻率就是195.31KHz。若想要輸出別的頻率，則可通過改變輸出的點(diǎn)的個數(shù)，即改變有效地址的數(shù)量。我們用位寬為N位的累加器，假設(shè)FWORD為1，要產(chǎn)生一個完整波形的周期則為20ns*2^N,則產(chǎn)生波形的頻率=系統(tǒng)時(shí)鐘/2^N，即Fout = Fclk/2^N,如果FWORD為B，每次步進(jìn)的間隔提高了B倍，所以計(jì)滿一個波形周期的時(shí)間就縮小了B倍，即頻率就提高了B倍。則波形頻率的公式為：Fout = B*(Fclk/2^N)。之后我們?nèi)±奂悠鞯母?位，去尋址波形數(shù)據(jù)，對應(yīng)點(diǎn)的還是個數(shù)一樣的。本設(shè)計(jì)中我們將N取為32，當(dāng)B=1，F(xiàn)out約為0.012Hz，0.012就相當(dāng)于最小精度，所以我們就實(shí)現(xiàn)了頻率為0.012倍數(shù)的調(diào)制，但因?yàn)?.012值很小了，所以可以說基本實(shí)現(xiàn)了所有頻率的調(diào)制。

設(shè)計(jì)架構(gòu)圖: 

    根據(jù)上述的原理圖分析，本設(shè)計(jì)的架構(gòu)如下圖：

    架構(gòu)圖中的端口功能描述如下表：

    dds_addr模塊是實(shí)現(xiàn)相位累加器的模塊，這里用參數(shù)來調(diào)制FWORD和PWORD的值，累加之后，將地址高八位（addr_out）輸出到rom模塊，從而產(chǎn)生波形數(shù)據(jù)。

設(shè)計(jì)代碼: 

    在具體寫代碼之前，我們需要先制作載有波形數(shù)據(jù)的mif文件，這時(shí)需要一個小軟件（Mif_Maker2010）,軟件的鏈接如下：

    鏈接：http://pan.baidu.com/s/1gfzcOzL 密碼：ietw

    具體操作步驟如下：

    打開Mif_Maker2010，在查看中點(diǎn)擊全局參數(shù)，如下圖：

    將全局參數(shù)設(shè)置如下圖：數(shù)據(jù)長度為256，數(shù)據(jù)位寬為8，數(shù)據(jù)格式為無符號10進(jìn)制，采樣頻率為1000。

    點(diǎn)擊設(shè)定波形，選擇想要生成的波形，這里我們以正弦波為例，如需要其他波形，都可進(jìn)行修改：

    之后點(diǎn)擊保存，則可生成mif文件，這里我們命名為sin.mif。打開sin.mif后，如下圖所示：

    dds_addr模塊代碼：

    這里我們以初始相位為180度，頻率為5KHz為例：

0   module dds_addr (clk, rst_n, addr_out);

1 

2       input clk, rst_n;   //系統(tǒng)時(shí)鐘復(fù)位

3       output [7:0] addr_out;  //輸出的地址，對應(yīng)到ROM內(nèi)的數(shù)據(jù)

4        

5       parameter N = 32;

6       parameter PWORD = 128;  //相位控制字 (x/360)*256

7       parameter FWORD = 429497; //頻率控制字F_out=B*(F_clk/2**32)，fword=B

8       //5KHZ

9       reg [N-1:0] addr;  //32位累加器

10      

11      always @ (posedge clk or negedge rst_n)

12      begin

13          if (!rst_n)

14              begin

15                  addr <= 0;  

16              end

17          else

18              begin

19      /*每隔fword的大小，輸出一位地址，若頻率控制字FWORD等于2，那么地址計(jì)數(shù)器輸出的就依次是0，2，4.....*/       

20                  addr <= addr + FWORD;

21              end     

22      end 

23      /*將累加器器的地址的高八位賦值給輸出的地址（ROM的地址*/

24      assign addr_out = addr[N-1:N-8] + PWORD;

25

26  endmodule 

    rom模塊為調(diào)用的IP核，該rom IP核中存儲了sin.mif的數(shù)據(jù)。

    dds頂層模塊代碼：

0   module dds (clk, rst_n, q);

1 

2       input clk, rst_n;   //系統(tǒng)時(shí)鐘復(fù)位

3       output [7:0] q;     //輸出波形數(shù)據(jù)

4       

5       wire [7:0] addr_out;  //8位地址，對應(yīng)到ROM內(nèi)的數(shù)據(jù)

6       

7       /*****相位累加器模塊*****/

8       dds_addr dds_addr_inst(

9           .clk(clk), 

10          .rst_n(rst_n),

11          .addr_out(addr_out)

12      );

13      

14      /*****波形數(shù)據(jù)模塊*****/

15      rom rom_inst (

16          .address ( addr_out ),

17          .clock ( clk ),

18          .q ( q )

19      );

20

21  endmodule 

dds_tb頂層模塊的測試模塊：

0   `timescale 1ns/1ps

1 

2   module dds_tb;

3 

4       reg clk, rst_n;

5       wire [7:0] q;

6       

7       initial begin

8           clk = 1;

9           rst_n = 0;

10          #200.1

11          rst_n = 1;

12          

13          #50_000_000 $stop;

14      end 

15

16      dds dds_dut(

17          .clk(clk), 

18          .rst_n(rst_n),

19          .q(q)

20      );

21      

22      always #10 clk = ~clk;

23

24  endmodule 

仿真圖:

根據(jù)上圖可知，我們的設(shè)計(jì)正確。并且可以實(shí)現(xiàn)相位和頻率可調(diào)。