本電路由一個四通道參數測量單元(PMU)和支持器件組成，可用于最少四個受測器件(DUT)通道。PMU通道通常由數個DUT通道共用。雖然AD5522高度集成并能提供四通道的完整PMU解決方案，但仍然至少需要一個外部基準電壓源和一個ADC才能構成ATE信號鏈。該基準電壓源和ADC通常可由多個PMU封裝共用。為進一步提高靈活性，可以增加外部開關，通過擴展AD5522可驅動的DUT電容范圍來擴充PMU的能力。

?

四通道PMU AD5522可為DUT提供強制函數和測量函數，但PMU外部需要進行數字化處理。這可以通過下述方法實現：

• 每個PMU通道均有一個專用的ADC，從而可提供最快的吞吐速率和結果。
• 多個通道可共用一個ADC。圖1中，四個PMU通道共用一個ADC AD7685。在一些應用中，可能有更多通道共用一個ADC，例如8個或16個PMU通道。

利用各MEASOUTx引腳的內部禁用功能，可以實現多個通道共用一個ADC。這就要求對PMU寄存器執行寫入命令，以使能/禁用相應的開關。如果選擇這種方法，則應注意，一次只能選擇一個MEASOUTx通道。

或者，可利用外部4:1多路復用器來控制測量通道選擇。以這種方式，可以使能所有四個MEASOUTx路徑，由多路復用器選擇測量通道。類似地，采用8:1或16:1多路復用器，可實現更多測量路徑共享一個ADC。多路復用器的選擇將取決于所用的ADC及其輸入電壓范圍。對于雙極性輸入ADC，ADG1404/ADG1204 系列器件將是理想之選；若采用單電源，則ADG706 和 ADG708 更合適。除開關阻抗外，MEASOUTx路徑的輸出阻抗通常為60 Ω。因此，應考慮使用ADA4898-1等ADC緩沖器來驅動ADC（圖中未顯示緩沖器）。

16位、250 kSPS ADC AD7685 能夠處理MEASOUTx路徑的0 V至4.5 V輸出范圍，所以適合本應用。此外，如果希望升級路徑，速度更快但尺寸相同的其它ADC（例如16位、500 kSPSAD7686）也是頗具吸引力的選擇。

如果需要20 V輸出范圍，則AD5522要求使用一個5 V基準電壓源。選擇5 V XFET基準電壓源ADR435的原因在于，它具有低溫度系數（A級為10 ppm/°C；B級為3 ppm/°C）、低噪聲（8 μV峰峰值，0.1 Hz至10 Hz）以及能夠驅動多個PMU通道（30 mA源電流，20 mA吸電流）特性。

一些應用要求PMU能夠驅動各種大小的DUT電容，尤其在PMU與電源引腳相連，或者PMU用作器件電源，且存在DUT的去耦/旁路電容的應用中。這種情況下，將一個外部開關而不是固定電容與CCOMP引腳相連，可使附加CCOMP電容得以接通或斷開，從而優化各種容性負載條件下的建立時間和穩定性。本電路所選的開關為四通道SPST開關ADG412，其導通電阻小于50 Ω。由于大多數多路復用器一次只允許接通多個通道中的一個通道，所以才選用四通道SPST開關，而不是多路復用器。利用四通道開關，各漏極可以連在一起，源極則可以與各補償電容相連，從而提供24 ? 1種可能的CCOMP組合。

同樣，本電路采用差分多路復用器ADG1209 ，以適應與CFFx引腳相連、范圍更寬的前饋電容，從而使AD5522能夠驅動更寬范圍的DUT電容。所用多路復用器的串聯電阻應使得1/(2π × R_ON × C_DUT) > 100 kHz。本例中，ADG1209用于切換AD5522的兩個通道。

開關和電容將發生與AD5522 FOH引腳的電壓范圍相同的電壓偏移。因此，開關和電容的額定電壓應考慮這一點。CFF電容可以具有10%或以下的公差，這一額外變量會直接影響建立時間，特別是在低電流的測量電流模式下。所選的CCOMP電容公差應不大于5%。表1列出了不同負載電容下補償電容CCOMP和CFF的建議標稱值。

本電路必須構建在具有較大面積接地層的多層電路板上。為實現最佳性能，必須采用適當的布局、接地和去耦技術（請參考教程MT-031——“實現數據轉換器的接地并解開AGND和DGND的謎團”，以及 教程MT-101——“去耦技術”）。請注意，圖1為原理示意圖，并未顯示所有必需的去耦。

精心考慮電源和接地回路布局有助于確保達到額定性能。安裝AD5522所用的印刷電路板(PCB)應采用模擬部分與數字部分分離設計，并限制在電路板的一定區域內。如果AD5522所在系統中有多個器件要求AGND至DGND連接，則只能在一個點上進行連接。星形接地點盡可能靠近該器件。

?

?

?

?

?

對于具有多個引腳 (AV_SS 和 AV_DD)的電源，建議將這些引腳連在一起，并且每個電源僅去耦一次。

AD5522應具有足夠大的10 μF電源去耦電容，與每個電源上的0.1 μF電容并聯，并且盡可能靠近封裝，最好是正對著該器件。10 μF電容為鉭珠型電容。0.1 μF電容應具有低有效串聯電阻(ESR)和低有效串聯電感(ESL)——高頻時提供低阻抗接地路徑的普通陶瓷型電容通常就是如此，能夠處理內部邏輯開關所引起的瞬態電流。

應避免在該器件下方布設數字線路，否則會將噪聲耦合至該器件。不過，可以將模擬接地層放在AD5522下方，以避免噪聲耦合（此做法僅適用于焊盤朝上的封裝）。AD5522的電源線路應采用盡可能寬的走線，以提供低阻抗路徑，并減小電源線路上的突波效應。快速開關數字信號應利用數字地屏蔽起來，以免向電路板上的其它器件輻射噪聲，并且絕不應靠近參考輸入。必須將所有VREF線路上的噪聲降至最低。

應避免數字信號與模擬信號交疊。電路板相反兩側上的走線應彼此垂直，以減小電路板的饋通效應。像所有薄型封裝一樣，必須避免彎曲封裝，并且在組裝過程中必須避免封裝表面上出現點負載。

另外請注意，AD5522的裸露焊盤與負電源AV_SS相連。