娇小w搡bbbb搡bbb,《第一次の人妻》,中国成熟妇女毛茸茸,边啃奶头边躁狠狠躁视频免费观看

Actel RTAX FPGA性能繼續(xù)提升

發(fā)布者:muhaoying2017最新更新時間:2009-06-24 來源: EEWORLD關(guān)鍵字:Actel  FPGA 手機(jī)看文章 掃描二維碼
隨時隨地手機(jī)看文章

      愛特公司 (Actel Corporation) 宣布進(jìn)一步提升其業(yè)界領(lǐng)先之耐輻射RTAX-S和RTAX-SL航天用FPGA的性能和可用性,為航天應(yīng)用設(shè)計人員帶來更大優(yōu)勢。RTAX-S/SL 系列FPGA能夠免除與耐輻射ASIC相關(guān)的成本和進(jìn)度表風(fēng)險,是需要防止輻射引發(fā)單事件翻轉(zhuǎn) (single-event upset, SEU) 事件保護(hù)功能的航天應(yīng)用的首選FPGA。

      RTAX-S/SL系列FPGA的性能提升包括:

      ? 相比 RTAX-S FPGA 產(chǎn)品,RTAX-SL FPGA 系列能減少靜態(tài)功耗達(dá) 80%。當(dāng)飛行器在電池供電模式運(yùn)行 (例如當(dāng)穿越地球陰影的部分時),系統(tǒng)進(jìn)入待機(jī)模式并需要保持寄存器和存儲器狀態(tài)時,靜態(tài)功耗節(jié)省便尤其重要。
      ? 提高400萬門RTAX4000S FPGA的速度等級,將具有最大型 SEU 保護(hù)功能的,耐輻射FPGA 的性能提高了10%。
      ? 全新低功耗RTAX4000SL FPGA采用CQFP352和CGA/LGA 1272封裝,相比RTAX4000S FPGA,靜態(tài)功耗降低達(dá)50%。
      ? RTAX250S/SL FPGA采用全新624腳CCGA和LGA封裝,為設(shè)計人員增加17% 的可用I/O,節(jié)省 50% 以上的占位面積。新推出的器件均通過MI- STD-883 Class B、Actel Extended flow、以及Actel EV flow (與QML Class V的處理步驟相同) 等規(guī)范進(jìn)行的測試。
      ? RTAX-S/SL FPGA能耐受更高的結(jié)溫(達(dá)135°C),為設(shè)計人員提供額外10°C的緩沖,可讓器件更快地或在更高的溫度下運(yùn)作。

關(guān)鍵字:Actel  FPGA 引用地址:Actel RTAX FPGA性能繼續(xù)提升

上一篇:基于TMS320DM355的四路視頻多媒體監(jiān)控器
下一篇:高成本效益的AC感應(yīng)電機(jī)轉(zhuǎn)差控制優(yōu)化方案

推薦閱讀最新更新時間:2024-05-02 20:49

基于FPGA的MSK調(diào)制解調(diào)器設(shè)計與應(yīng)用
  數(shù)字調(diào)制解調(diào)器在點對點的數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。通常的二進(jìn)制數(shù)字調(diào)制解調(diào)器是建立在 模擬 載波上的,在電路實現(xiàn)時需要模擬信號源,這會給全數(shù)字應(yīng)用場合帶來不方便。本文分析了MSK(最小頻移鍵控)數(shù)字調(diào)制信號特征,提出一種全數(shù)字固定數(shù)據(jù)速率 MSK調(diào)制解調(diào)器 的設(shè)計方法,應(yīng)用 VHDL 語言進(jìn)行了模塊設(shè)計和時序仿真。硬件部分在Altera公司 EP2C15AF256C8N FPGA 上實現(xiàn)了MSK 數(shù)字調(diào)制解調(diào)器,并在常州市科技攻關(guān)項目:糧庫儲糧安全網(wǎng)絡(luò)智能監(jiān)測系統(tǒng)的嵌入式測控部分應(yīng)用。實測表明,數(shù)字MSK 調(diào)制解調(diào)器具有包絡(luò)恒定,相位連續(xù),頻帶利用率高的優(yōu)點。并且在FPGA 上實現(xiàn)時設(shè)計效率高,可與其他模塊共用片上資源,對于
[嵌入式]
基于<font color='red'>FPGA</font>的MSK調(diào)制解調(diào)器設(shè)計與應(yīng)用
采用FPGA低成本虛擬測試系統(tǒng)實現(xiàn)
本文選用FPGA實現(xiàn)數(shù)據(jù)處理、邏輯控制,充分利用PC機(jī),結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測試系統(tǒng)具有較強(qiáng)的競爭力。本系統(tǒng)在FPGA單板單片主控器件控制下,實現(xiàn)兩路獨立、幅值可控的信號發(fā)生器,一路虛擬存儲示波器,具有外部觸發(fā)信號和采樣時鐘的16路高速邏輯分析儀。 硬件設(shè)計 2.1硬件系統(tǒng)框圖 硬件系統(tǒng)設(shè)計是以并行處理能力強(qiáng)、可重配置的低端FPGA單片EP1C6為主控器件。圖1所示為硬件系統(tǒng)框圖,是由參考電壓及選擇模塊、USB2.0接口模塊、電源設(shè)計模塊、高速存儲模塊、示波器調(diào)理輸入A/D轉(zhuǎn)換模塊、邏輯分析儀匹配輸入比較模塊和信號源輸出濾波模塊組成。 USB
[測試測量]
采用<font color='red'>FPGA</font>低成本虛擬測試系統(tǒng)實現(xiàn)
FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案
本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案,并探討近期的低功耗研究,以洞察高功率效率FPGA的未來趨勢。   功耗的組成部分   FPGA的功耗由兩部分組成:動態(tài)功耗和靜態(tài)功耗。信號給電容性節(jié)點充電時產(chǎn)生動態(tài)功耗。這些電容性節(jié)點可以是內(nèi)部邏輯塊、互連架構(gòu)中的布線導(dǎo)線、外部封裝引腳或由芯片輸出端驅(qū)動的板級跡線。FPGA的總動態(tài)功耗是所有電容性節(jié)點充電產(chǎn)生的組合功耗。   靜態(tài)功耗與電路活動無關(guān),可以產(chǎn)生于晶體管漏電流,也可以產(chǎn)生于偏置電流。總靜態(tài)功耗是各晶體管漏電功耗及FPGA中所有偏置電流之和。動態(tài)功耗取決于有源電容一側(cè),因而可隨著晶體管尺寸的縮小而改善。然而,這卻使靜態(tài)功耗增加,因為較小的晶體管
[嵌入式]
<font color='red'>FPGA</font>架構(gòu)的功耗及影響功耗的用戶選擇方案
基于FPGA電火花加工脈沖電源的設(shè)計與研究
引 言 ????? 數(shù)控電火花(electrical discharge machining,EDM)機(jī)床是一種實現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機(jī)床的脈沖電源電路是用分立元件組成,或者是用單片機(jī)來實現(xiàn)。分立元件電路設(shè)計復(fù)雜,電路調(diào)試?yán)щy,基于單片機(jī)或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高,也具有了很高的智能性,但對于不同的處理器,其移植性不太好,而且如果硬件電路一旦完成就不能進(jìn)行更改與升級。而采用現(xiàn)場可編程門陣列FPGA在很好的繼承單片機(jī)或者是嵌入式CPU設(shè)計的電源的優(yōu)點的同時,還擁有一些新的特點。本文提出的方案采用的是Altera公司的cylone II芯片,將Altera提供的NIOS II
[電源管理]
結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計
由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點,越來越多的先進(jìn)系統(tǒng)設(shè)計工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中,像通用邏輯門、存儲器、鎖相環(huán)和I/O緩存這些功能性資源都嵌在芯片內(nèi)部經(jīng)過預(yù)設(shè)計和預(yù)驗證的基層中。然后,該層和頂部少數(shù)金屬互聯(lián)層一起完成定制。比起從頭開始創(chuàng)建ASIC來說,這種方法可大幅縮短設(shè)計時間。 僅在芯片少數(shù)金屬層上配置電路,不僅可以降低開發(fā)成本和縮短開發(fā)時間,而且降低了設(shè)計錯誤發(fā)生的風(fēng)險。這是因為與ASIC需要設(shè)計許多掩膜層來構(gòu)成芯片相比,結(jié)構(gòu)化ASIC供應(yīng)商只需要生成相對簡單的金屬層。 然而,利用結(jié)構(gòu)化ASIC進(jìn)行開發(fā)也不是沒有風(fēng)險。邏輯設(shè)計錯誤仍然可能存在。
[應(yīng)用]
提高FPGA設(shè)計效能的方法
隨著 FPGA 密度的增加,系統(tǒng)設(shè)計人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計,從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設(shè)計基于這樣的設(shè)計需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過把兩種芯片功能合并到一個器件中,減小電路板面積,或者針對新應(yīng)用開發(fā)新設(shè)計。 這些不同的設(shè)計含有應(yīng)用程序已有代碼,或者是對延時要求較高的DSP。對于這類設(shè)計,綜合工具可能無法優(yōu)化設(shè)計,使其達(dá)到最優(yōu),導(dǎo)致關(guān)鍵通路出現(xiàn)較長的延時。關(guān)鍵通路延時較長的原因在于邏輯綜合工具依靠估算的延時來綜合設(shè)計。 這些延時較長的關(guān)鍵通路帶來了時序逼近問題,導(dǎo)致性能劣化,迫使設(shè)計人員重新編寫RTL代碼以改進(jìn)這些延時較長的關(guān)鍵通路。此外,用戶在得到滿足時序規(guī)范
[嵌入式]
提高<font color='red'>FPGA</font>設(shè)計效能的方法
HDTV接收機(jī)呂Viterbi譯碼器的FPGA實現(xiàn)
??? 摘要: 在對Viterbi譯碼算法性能進(jìn)行Matlab軟件仿真的基礎(chǔ)上,結(jié)合數(shù)字HDTV地面廣播COFDM傳輸系統(tǒng)中FEC模塊內(nèi)碼解碼的具體要求,采用FPGA技術(shù)實現(xiàn)了Viterbi譯碼電路。并通過系統(tǒng)調(diào)測驗證了設(shè)計的合理性與可靠性。 ??? 關(guān)鍵詞: Viterbi譯碼 FPGA 收縮卷積碼 高清晰度數(shù)字電視(HDTV) 高清晰度數(shù)字電視(HDTV)技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個國的科技綜合實力,蘊(yùn)藏著巨大的市場潛力。數(shù)字電視地面廣播編碼正交頻分復(fù)用(CMOFDM)傳輸系統(tǒng)以其較強(qiáng)的抗多徑干擾性能、易于實現(xiàn)移動接收等優(yōu)點在HDTV的研究中占有很重要的地位。而
[應(yīng)用]
FPGA設(shè)計頻率的計算方法
我們的設(shè)計需要多大容量的芯片?我們的設(shè)計能跑多快?這是經(jīng)常困擾工程師的兩個問題。對于前一個問題,我們可能還能先以一個比較大的芯片實現(xiàn)原型,待原型完成再選用大小合適的芯片實現(xiàn)。對于后者,我們需要一個比較精確的預(yù)估,我們的設(shè)計能跑50M,100M 還是133M?   首先讓我們先來看看Fmax 是如何計算出來的。圖(1)是一個通用的模型用來計算FPGA的。我們可以看出,F(xiàn)max 受Tsu , Tco , Tlogic 和 Troute 四個參數(shù)影響。( 由于使用FPGA 全局時鐘,時鐘的抖動在這里不考慮)。   時鐘周期 T = Tco + Tlogic + Troute + Tsu   時鐘頻率 Fmax = 1/Tmax
[嵌入式]
<font color='red'>FPGA</font>設(shè)計頻率的計算方法
小廣播
最新嵌入式文章
電子工程世界版權(quán)所有 京B2-20211791 京ICP備10001474號-1 電信業(yè)務(wù)審批[2006]字第258號函 京公網(wǎng)安備 11010802033920號 Copyright ? 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
主站蜘蛛池模板: 高陵县| 德昌县| 博野县| 阿城市| 孟津县| 温宿县| 潮安县| 称多县| 江山市| 大渡口区| 万山特区| 武宣县| 同仁县| 遂昌县| 岳西县| 灵宝市| 天峨县| 定结县| 津南区| 庄浪县| 墨江| 鸡泽县| 磐石市| 盱眙县| 滨州市| 庆云县| 德清县| 天长市| 石景山区| 绥中县| 庄河市| 沁水县| 安徽省| 北宁市| 景泰县| 和田县| 华阴市| 兴业县| 兴山县| 扬中市| 阿克|