對安全需求的提升引發對視頻監控性能需求的提升,圖像質量要從標清轉向高清、數據從單通道轉到多通道、從非實時轉為實時等,這使得視頻分析的運算越來越復雜。相比傳統的DSP處理器,FPGA是一個天生的并行處理結構,非常適合這類多通道、高清、實時、及復雜的運算。“例如,在視頻分析應用中,使用DSP的方案要花很多時間做乘和累加,而我們的Spantan內有很多乘加器,非常適合這類算法。”賽靈思公司亞太區垂直市場系統架構師江允貴表示。
“在監控和視頻應用方面,以前大多數客戶不論是采用TI DSP、還是飛思卡爾的PowerPC方案,大多都會搭配FPGA使用,而現在FPGA則做了主角(如圖1所示),承擔編碼器的工作。”江先生表示。此外,FPGA本身的靈活性,還能給客戶帶來一些額外的價值,比如在單片上實現多接口,以通過FPGA的靈活性應對標準的變化等。
“目前市場上主要有兩大類視頻分析方案,即通用性和特定型。通用型即針對一些通用市場,算法比較簡單,現在大部分的方案都集中在這里;特定型方案則是針對一些細分市場,需要目標識別等先進特性,算法比較復雜,目前方案還比較少。但后一種需求對性能處理的要求可充分發揮賽靈思FPGA的并行架構和DSP處理能力所帶來的優點,為基于FPGA的方案創造更多機會。”江先生表示。
此外,他還認為基于FPGA視頻監控方案的優勢除了靈活性,還包括全球頂先的第三方合作廠商幫助客戶定制的優秀解決方案,比如交通、停車場、商場等不同應用無法使用同一套方案,而多種針對性的定制方案則幫客戶大大解決了這一難題。
成功案例
視頻分析處理器主要針對視頻監控攝像機和視頻編碼器等應用,通常駐留在網絡邊緣,幫助降低對數據網絡帶寬的要求。從數據處理的角度來看,它能夠在視頻流壓縮之前更高效地分析視頻數據。
Eutecus的第一代多核視頻分析引擎(MVE)基于TI的達芬奇平臺。“在第二代產品中,由于需要更強大的處理能力和系統集成度,多個DSP器件的解決方案無論在成本上、還是在系統級,其效益都不夠高。我們需要一個能夠方便地將上一代產品移植過來,從而為第二代MVE提供更多特性的單芯片解決方案。”Euterus公司總裁兼CEO Stephen D. Hester表示說。
充分比較目前市場上的現有方案之后,Eutecus決定基于Spartan-3A開發自己的第二代系統。“之所以選擇賽靈思的FPGA,首先第一個原因就是他們的工具比較好,因為我們作為初創公司,需要非常快速的上市、所以要選擇相對易用的工具。賽靈思公司EDK嵌入式開發套件可實現基于MicroBlaze嵌入式處理器的雙處理器硬件架構,與TI公司達芬奇平臺雙處理器硬件架構類似,這為我們的二代產品開發提供了便利性。”Eutecus首席技術官兼副總裁Csaba Rekeczky博士表示。
“當然,我們也還綜合考慮了性能和成本等其它方面的因素,比如Spartan-3A DSP 3400A FPGA中的126個XtremeDSP DSP48A邏輯片能夠提供高達30 GMAC的DSP性能,能以全幀速率處理高清視頻,而在價格上也處于合理地位。”他補充道。第二代MVE系統現在已經成功地銷售到航空航天/國防、機器視覺和監控市場。
實事證明,賽靈思Spartan-3A DSP的并行處理能力非常適合監控視頻智能分析解決方案的市場。在以低于視頻幀速處理QVGA/VGA視頻分辨率時,傳統的方案只能同時運行一到兩個算法。結合Spartan-3A DSP的Eutecus解決方案能夠在處理高清分辨率的情況下同時運行所有算法。集成的DSP和嵌入式處理能力實現了能處理高清視頻速率的單芯片解決方案,為產品演進提供了靈活的平臺。[page]
“目前我們在第二代產品中選用的是Spantan 3A產品,但隨著算法復雜化對性能要求的提升,未來也計劃采用Spantan 6A產品。”Hester表示。據悉,Spartan-6 FPGA比前一代解決方案成本可降低多達33%,采用先進的功率管理和以太網供電技術,功耗也可降低多達50%,相關的軟件支持、測試IP和參考設計,以及開發板和開發套件,預計將于2009年下半年提供。

圖1:FPGA在視頻監控領域榮升主角,承擔編碼器的工作。

圖2:MVE可以非常容易的被集成進OEM的安全攝像頭設計中,
OEM開發者只需關注整體設計及元器件集成。

圖3:MVE產品發展線路圖。
關鍵字:FPGA 視頻分析 編碼器
引用地址:
FPGA在視頻分析領域由“配角”變“主角”
推薦閱讀最新更新時間:2024-05-02 20:48
AD977A在腦電信號采集系統中的應用
前言 腦電信號EEG(Electroencephalography)是由腦神經活動產生并存在于中樞神經系統的自發性電位活動,含有豐富的大腦活動信息。它是大腦研究、生理研究和臨床腦疾病診斷的重要手段。記錄腦電信號,可為臨床診斷提供依據。因此,提取腦電信號具有重要的現實意義。由于腦電信號處理一般都是基于數字技術,因此電極采集到的模擬信號經信號調理后,通過A/D轉換器轉換成數字信號是必不可少的過程。這里提出一種基于FPGA和AD977A的腦電信號數據采集系統,采用FPGA作為信號處理器,并控制模數轉換,從而實現高可靠性,高通用性的腦電信號數據采集系統。 2 系統總體設計 通過對人體進行視覺刺激、聽覺刺激或神經刺
[模擬電子]
SDH中E1接口數字分接復用器VHDL設計及FPGA實現
??? 摘要: 介紹了SDH系統中的接口電路——數字分接復用器的VHDL設計及FPGA實現。該分接復用器電路用純數字同步方式實現,可完成SDH系統接口電路中7路(可擴展為N路)E1數據流的分接和復用。該設計顯示了用高級硬件描述語言VHDL及狀態轉移圖作為輸入法的新型電路設計方法的優越性。
??? 關鍵詞: 分接復用器 狀態轉移圖 VHDL FPGA
為擴大數字通信系統的傳輸容量,信道上的信號都是在發送端分接,在接收端復接。在通信接口電路中能完成這一功能的電路就叫作分接復用器。
該分接復用器提供了標準的E1接口可供SDH系統方便使用。在點到點通信時,采用該分接復用器可以使系統速率提高到N(N為1、2、3等)
[半導體設計/制造]
使用SignalTap II邏輯分析儀調試FPGA
1 概述 --- 隨著FPGA容量的增大,FPGA的設計日益復雜,設計調試成為一個很繁重的任務。為了使得設計盡快投入市場,設計人員需要一種簡易有效的測試工具,以盡可能的縮短測試時間。傳統的邏輯分析儀在測試復雜的FPGA設計時,將會面臨以下幾點問題:1)缺少空余I/O引腳。設計中器件的選擇依據設計規模而定,通常所選器件的I/O引腳數目和設計的需求是恰好匹配的。2)I/O引腳難以引出。設計者為減小電路板的面積,大都采用細間距工藝技術,在不改變PCB板布線的情況下引出I/O引腳非常困難。3)外接邏輯分析儀有改變FPGA設計中信號原來狀態的可能,因此難以保證信號的正確性。4)傳統的邏輯分析儀價格昂貴,將會加重設計方的經濟負擔。 ---
[測試測量]
基于FPGA的高速自適應濾波器的實現
現代通信信號處理發展到3G、4G時代后,每秒上百兆比特處理速度的要求對于自適應處理技術是一個極大的挑戰。使用具有高度并行結構的FPGA實現自適應算法以及完成相應的調整和優化,相比于在DSP芯片上的算法實現可以達到更高的運行速度。本文分析了自適應LMS算法及其在FPGA上的實現,并進行算法結構的改進優化,利用DSP Builder在Altera DE2-70平臺的FPGA芯片上實現相應自適應算法并下載到目標板上進行板級測試。 1 自適應LMS算法 自適應濾波器的特點在于濾波器參數可以自動地根據某種準則調整到相應的最優濾波情況。其基本框圖如圖1所示。 圖中,X(n)為輸入信號,y(n)為濾波信號,d(n)為期望信號,e
[嵌入式]
NI研發出基于FPGA的新型軟件設計控制器
近日,美國國家儀器公司(NationalInstruments)推出一款基于FPGA的可生新編程控制器-CompactRIO-9068軟件設計控制器。據美國國家儀器公司稱,該新型控制器能夠完成任何要求嵌入控制和監控的任務,如建立抑制貨運飛機起火和利用航班風箏發電的系統以及精確堆疊20噸濕混凝土。 cRIO-9068控制器的一個關鍵組成部分采用了Xilinx Zynq-7020全可編程芯片系統,將雙核ARM Cortex-A9處理器與Xilinx 7系列FPGA構造結合起來。據報道,采用667MHz的雙核ARM處理器,cRIO-9068的速度比舊版本cRIO要快四倍。同時,cRIO-9068的運行溫度范圍也有所擴大,從零下40
[模擬電子]
整合ARM、FPGA與可編程模擬電路設計的單芯片技術
如果世上真的有典型或者通用的嵌入式系統應用,主流半導體公司的產品目錄一定會薄很多。現在設計人員不僅要從多種處理器架構中進行選擇(大多數嵌入式系統設計都以處理器內核為中心),而且外設、通信端口和模擬功能組合的選擇幾乎無限。而這正好指出了嵌入式應用的多樣性所帶來的問題:盡管有如此多的標準端口可供選擇,卻很少有設計人員能夠最終實現單芯片解決方案。他們的選擇往往都是微控制器加大量輔助芯片,其中常常包括一些用以提供微控制器所缺乏的特定邏輯功能的可編程邏輯,和作為實際信號接口的模擬IC。 設計人員極少實現單芯片解決方案,原因之一在于他們只能在有限的預定義功能組合中作出選擇。其它原因還包括應對設計變化的靈活性:功能與初始規格的匹配越精確,往后
[單片機]
ACHRONIX半導體推出1.5GHz最快速FPGA
·公司采用 picoPIPE? 專利加速技術推出全球最快的 FPGA,可實現 1.5 GHz的峰值性能。 ·Speedster? 系列首款產品嵌入了 20 個 10.3 Gbps SerDes 通道以及四個獨立的 1066 Mbps DDR2/DDR3 控制器。 ·Speedster 采用基于 LUT 技術的常用架構與標準合成仿真工具,從而有助于設計人員使用現有的 RTL。 日前,Achronix 半導體公司宣布全球速度最快的 FPGA 現已開始供貨,從而充分展現了現場可編程門陣列 (FPGA) 設計領域 30 年來的重大突破,并從根本上解決了為實現高靈活性與加速產品上市進程而不得不犧牲性能的
[嵌入式]
用TMS320LF2407和FPGA實現電能質量監測
摘要:提出用TMS320LF2407和FPGA實現電能監測的一種方案,闡述各模塊的設計和實現方法,本方案中,FPGA用于采樣16路交流信號并進行64次諧波分析;DSP和于電力參數的計算。為了提高其通用性,還用FPGA設計了與外界通信的并口、串口模塊,并實現了同TMS320LF2407的并行和串行通信。
關鍵詞:電能質量 DSP FPGA FFT UART
隨著人們對電能質量要求的日益提高,如何保證電能質量就成為一個熱門話題。電能質量監測的一項主要內容是諧波檢測,即對多路模擬信號進行采集并進行諧波分析。本系統對16路50Hz模塊信號進行采樣并進行64次諧波分析。如果僅僅依靠一個MCU(單片機或控制型DSP)來進行處理,往往達不到
[應用]